- 目錄
-
第1篇 模擬電路設(shè)計(jì)工程師崗位職責(zé)任職要求
模擬電路設(shè)計(jì)工程師崗位職責(zé)
模擬電路設(shè)計(jì)工程師 betterlife 深圳貝特萊電子科技股份有限公司，貝特萊 1. 能夠獨(dú)立電路設(shè)計(jì)和仿真驗(yàn)證，具備較強(qiáng)的晶體管級(jí)電路功能與性能分析能力，輸出電路設(shè)計(jì)報(bào)告和仿真報(bào)告;
2. 協(xié)助layout工程師規(guī)劃layout，檢查驗(yàn)收layout，與版圖工程師密切合作以確保成功流片;
3. 協(xié)助測試工程師完成芯片驗(yàn)證
4. 跟蹤芯片的生產(chǎn)、cp、封測，協(xié)助完成良率提升，與測試、產(chǎn)品工程師協(xié)作解決問題;
5. 為項(xiàng)目開發(fā)或者提取相關(guān)的ip，按照ip標(biāo)準(zhǔn)輸出，并積極提取專利;
任職資格:
1、微電子相關(guān)專業(yè)，本科以上學(xué)歷;
2、三年以上模擬集成電路設(shè)計(jì)相關(guān)工作經(jīng)驗(yàn);
3、有touch，lcd driver或者led driver相關(guān)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
4、有良好的溝通技巧和中/英文書寫能力;
5、具有良好的團(tuán)隊(duì)合作能力，吃苦耐勞。
模擬電路設(shè)計(jì)工程師崗位
第2篇 信號(hào)電路設(shè)計(jì)工程師崗位職責(zé)信號(hào)電路設(shè)計(jì)工程師職責(zé)任職要求
信號(hào)電路設(shè)計(jì)工程師崗位職責(zé)
職責(zé)描述:
1 根據(jù)芯片系統(tǒng)方案，對分配的模塊進(jìn)行電路設(shè)計(jì)
2 規(guī)劃模塊floor plan，指導(dǎo)版圖工程師進(jìn)行版圖設(shè)計(jì)
3 參與芯片datasheet及application note等技術(shù)文檔的撰寫
4 參與流片、封裝、測試等工作
任職要求:
1 電子工程、微電子等相關(guān)專業(yè)碩士以上學(xué)歷，優(yōu)秀應(yīng)屆生可解決北京戶口
2 具有扎實(shí)的電路基礎(chǔ)與良好的電路分析能力
3 熟悉相關(guān)設(shè)計(jì)仿真軟件，熟悉verilog-a語言
4 具有良好溝通能力與團(tuán)隊(duì)合作精神
5 有高速電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先，有serdes，pll設(shè)計(jì)經(jīng)驗(yàn)尤佳
6 有成功tapeout芯片的經(jīng)驗(yàn)者優(yōu)先
第3篇 電子電路設(shè)計(jì)工程師崗位職責(zé)任職要求
電子電路設(shè)計(jì)工程師崗位職責(zé)
職責(zé)描述:
1. 負(fù)責(zé)產(chǎn)品的電路方案設(shè)計(jì)，確保可靠性與實(shí)用性;
2. 參與制定產(chǎn)品研發(fā)過程的方案設(shè)計(jì)，負(fù)責(zé)產(chǎn)品研發(fā)過程的電子線路設(shè)計(jì)、元器件選型
3. 負(fù)責(zé)產(chǎn)品的原理圖、pcb板設(shè)計(jì);
4. 負(fù)責(zé)產(chǎn)品設(shè)計(jì)資料及產(chǎn)品bom的制作與管理;
5. 完成測試平臺(tái)的搭建，配合其他團(tuán)隊(duì)完成測試工作
6. 負(fù)責(zé)樣機(jī)試制階段的工作(樣機(jī)的制作、調(diào)試、測試等);
7. 負(fù)責(zé)與機(jī)械結(jié)構(gòu)工程師溝通，配合分析解決產(chǎn)品的各種問題;
8. 部門主管交付的其他工作;
任職要求:
1. 電子、微電子等相關(guān)專業(yè)
2. 3年及以上相關(guān)的工作經(jīng)歷，熟悉電子產(chǎn)品開發(fā)流程，能夠獨(dú)立完成電子產(chǎn)品的硬件設(shè)計(jì);
3. 熟練使用ad等常用設(shè)計(jì)軟件;熟練掌握pcb布線規(guī)則;
4. 熟練掌握模擬電路和數(shù)字電路設(shè)計(jì)，有4層及以上高速數(shù)字電路及模擬電路layout經(jīng)驗(yàn);
5. 具有單片機(jī)stm32 f1及f4系列的成熟設(shè)計(jì)經(jīng)驗(yàn)及其他主流單片機(jī)設(shè)計(jì)經(jīng)驗(yàn)，熟悉i2c，spi，uart等接口開發(fā)規(guī)范;
6. 熟悉嵌入式硬件產(chǎn)品開發(fā)全流程，具備從方案設(shè)計(jì)到量產(chǎn)經(jīng)驗(yàn);
7. 學(xué)習(xí)能力、邏輯分析能力強(qiáng)，責(zé)任心強(qiáng)，有良好的溝通能力、團(tuán)隊(duì)協(xié)作意識(shí)強(qiáng)。
8. 參與過嵌入式工業(yè)控制器項(xiàng)目者或具備低功耗硬件產(chǎn)品開發(fā)經(jīng)驗(yàn)優(yōu)先。
電子電路設(shè)計(jì)工程師崗位
第4篇 模擬集成電路設(shè)計(jì)工程師崗位職責(zé)
模擬集成電路設(shè)計(jì)工程師 北京百瑞互聯(lián)技術(shù)有限公司 北京百瑞互聯(lián)技術(shù)有限公司,百瑞 崗位職責(zé):
1、負(fù)責(zé)新模擬ip的定義,仿真,設(shè)計(jì);
2、負(fù)責(zé)模擬ip的數(shù)據(jù)手冊文檔更新,編寫,維護(hù);
3、負(fù)責(zé)模擬ip的測試,評價(jià),維護(hù);
4、參與soc芯片規(guī)格定義,芯片測試和量產(chǎn)支持
5、參與電源管理方向或者audio codec方向,ic規(guī)格定義,項(xiàng)目開發(fā),芯片測試和量產(chǎn)支持
相關(guān)技能要求:
1、了解半導(dǎo)體器件物理與工藝等相關(guān)基礎(chǔ)知識(shí);
2、能夠獨(dú)立分析并設(shè)計(jì)如下模塊或其中之一:
op;pga;osc;adc;dac;dcdc;ldo;codec等ip模塊;
3、會(huì)使用實(shí)驗(yàn)室基本測試設(shè)備進(jìn)行ip測試,評價(jià)與分析。
4、有低功耗codec設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
5、有高速adc/dac ip設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
6、有高精度sigma-delta adc/dac ip設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
7、dc/dc 設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮
8、良好的文檔能力,能夠高質(zhì)量撰寫各類工作報(bào)告
9、要求具備團(tuán)隊(duì)合作精神,自我激勵(lì),能夠按進(jìn)度及計(jì)劃完成任務(wù)
第5篇 電路設(shè)計(jì)工程師崗位職責(zé)
高級(jí)數(shù)字電路設(shè)計(jì)工程師 中電華大 北京中電華大電子設(shè)計(jì)有限責(zé)任公司,中電華大,中電華大北京,華大電子,中電華大 崗位職責(zé):
1. 依照產(chǎn)品定義完成芯片的模塊設(shè)計(jì)、系統(tǒng)設(shè)計(jì);
2. 負(fù)責(zé)數(shù)字電路結(jié)構(gòu)設(shè)計(jì),設(shè)計(jì)文檔的撰寫,代碼設(shè)計(jì);
3. 協(xié)助進(jìn)行數(shù)字電路的仿真、fpga驗(yàn)證、芯片測試等工作。
任職要求:
1. 通信、自控、微電子、電子等相關(guān)專業(yè)本科及以上學(xué)歷;
2. 具有扎實(shí)的數(shù)字電路理論基礎(chǔ),熟悉數(shù)字電路ic設(shè)計(jì)流程;
3. 掌握verilog語言,熟悉eda工具(仿真驗(yàn)證/靜態(tài)時(shí)序分析/形式驗(yàn)證等);
4. 了解后端和模擬電路流程,有物理實(shí)現(xiàn)和模塊電路的技術(shù)基礎(chǔ);
5. 有智能卡或安全mcu芯片數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;
6. 工作認(rèn)真、積極主動(dòng)、嚴(yán)謹(jǐn)、敬業(yè)、具備團(tuán)隊(duì)精神。
第6篇 高級(jí)模擬電路設(shè)計(jì)工程師崗位職責(zé)
高級(jí)模擬電路設(shè)計(jì)工程師 【職位描述】
本職位要求你參與模擬芯片開發(fā)的所有階段,具體包括:
1. 參與產(chǎn)品定義,以及產(chǎn)品可行性評估,必要時(shí)訪問客戶以確保產(chǎn)品定義的準(zhǔn)確性;
2. 按時(shí)高質(zhì)量完成產(chǎn)品設(shè)計(jì),協(xié)調(diào)其他設(shè)計(jì)或版圖工程師,參與關(guān)鍵電路的版圖工作;
3. 負(fù)責(zé)協(xié)助產(chǎn)品的調(diào)試和測試驗(yàn)證工作,必要時(shí)負(fù)責(zé)產(chǎn)品的debug和改版工作;
4. 負(fù)責(zé)撰寫產(chǎn)品設(shè)計(jì)過程中的相關(guān)技術(shù)文檔,總結(jié)技術(shù)專題與同事分享,對技術(shù)創(chuàng)新點(diǎn)申請專利等工作;
【任職要求】
1. 微電子相關(guān)專業(yè),碩士或博士學(xué)位,并有2年以上(包括2年)芯片設(shè)計(jì)經(jīng)驗(yàn);
2. 微電子與半導(dǎo)體相關(guān)專業(yè)應(yīng)屆碩士學(xué)位畢業(yè)生,在校有電路設(shè)計(jì),版圖,流片,測試經(jīng)驗(yàn)的,鼓勵(lì)申請 ;
3. 設(shè)計(jì)過模擬芯片或芯片里的模擬電路模塊,對模擬電路的性能有深刻的理解;
4. 有團(tuán)隊(duì)合作精神,具有良好的溝通能力;
5. 有以下經(jīng)驗(yàn)者優(yōu)先:
(1)高精度band-gap,電流源,低噪聲高性能opa,比較器,高壓運(yùn)放
(2)高性能ldo,dc/dc,wled,charger
(3)高性能模數(shù),數(shù)模轉(zhuǎn)換,pipeline,sigma-detla, sar
(4)rs-232,rs-485,i2c,can,隔離器;
(5)模擬開關(guān);
【職位描述】
本職位要求你參與模擬芯片開發(fā)的所有階段,具體包括:
1. 參與產(chǎn)品定義,以及產(chǎn)品可行性評估,必要時(shí)訪問客戶以確保產(chǎn)品定義的準(zhǔn)確性;
2. 按時(shí)高質(zhì)量完成產(chǎn)品設(shè)計(jì),協(xié)調(diào)其他設(shè)計(jì)或版圖工程師,參與關(guān)鍵電路的版圖工作;
3. 負(fù)責(zé)協(xié)助產(chǎn)品的調(diào)試和測試驗(yàn)證工作,必要時(shí)負(fù)責(zé)產(chǎn)品的debug和改版工作;
4. 負(fù)責(zé)撰寫產(chǎn)品設(shè)計(jì)過程中的相關(guān)技術(shù)文檔,總結(jié)技術(shù)專題與同事分享,對技術(shù)創(chuàng)新點(diǎn)申請專利等工作;
【任職要求】
1. 微電子相關(guān)專業(yè),碩士或博士學(xué)位,并有2年以上(包括2年)芯片設(shè)計(jì)經(jīng)驗(yàn);
2. 微電子與半導(dǎo)體相關(guān)專業(yè)應(yīng)屆碩士學(xué)位畢業(yè)生,在校有電路設(shè)計(jì),版圖,流片,測試經(jīng)驗(yàn)的,鼓勵(lì)申請 ;
3. 設(shè)計(jì)過模擬芯片或芯片里的模擬電路模塊,對模擬電路的性能有深刻的理解;
4. 有團(tuán)隊(duì)合作精神,具有良好的溝通能力;
5. 有以下經(jīng)驗(yàn)者優(yōu)先:
(1)高精度band-gap,電流源,低噪聲高性能opa,比較器,高壓運(yùn)放
(2)高性能ldo,dc/dc,wled,charger
(3)高性能模數(shù),數(shù)模轉(zhuǎn)換,pipeline,sigma-detla, sar
(4)rs-232,rs-485,i2c,can,隔離器;
(5)模擬開關(guān);
第7篇 模擬集成電路設(shè)計(jì)工程師崗位職責(zé)任職要求
模擬集成電路設(shè)計(jì)工程師崗位職責(zé)
模擬集成電路ic設(shè)計(jì)工程師 芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn)
本科以上學(xué)歷，微電子行業(yè)優(yōu)先 芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn);芯片行業(yè)3年以上同崗位經(jīng)驗(yàn)
本科以上學(xué)歷，微電子行業(yè)優(yōu)先
模擬集成電路設(shè)計(jì)工程師崗位
第8篇 高級(jí)電路設(shè)計(jì)工程師崗位職責(zé)任職要求
高級(jí)電路設(shè)計(jì)工程師崗位職責(zé)
職責(zé)描述:
1、tft lcd電路設(shè)計(jì)、調(diào)試;
2、 面板不良的電路驅(qū)動(dòng)解決方案。
任職要求:
1.本科及以上學(xué)歷，男女不限，2年以上同行業(yè)電路設(shè)計(jì)崗位工作經(jīng)驗(yàn);
2. 本科必須是電路專業(yè);
3.溝通和表達(dá)能力好;
4.有fpga基礎(chǔ)優(yōu)先。
高級(jí)電路設(shè)計(jì)工程師崗位
第9篇 模擬電路設(shè)計(jì)工程師崗位職責(zé)
模擬電路設(shè)計(jì)工程師 紫光同創(chuàng) 深圳市紫光同創(chuàng)電子有限公司,深圳紫光同創(chuàng),紫光同創(chuàng),紫光同創(chuàng)
需求崗位:
模擬電路設(shè)計(jì)工程師(深圳、上海)
邀請對象:
集成電路、微電子、電子科技與技術(shù)、通信工程、自動(dòng)化、計(jì)算機(jī)、軟件工程、互聯(lián)網(wǎng)、數(shù)學(xué)、人力資源、網(wǎng)絡(luò)工程等專業(yè)
希望你:
出色的溝通力,邏輯思維強(qiáng)、愛鉆研、積極開朗、樂于挑戰(zhàn)、積極主動(dòng)有責(zé)任心和團(tuán)隊(duì)意識(shí)。
第10篇 射頻電路設(shè)計(jì)工程師崗位職責(zé)
射頻電路設(shè)計(jì)工程師 樂鑫科技 樂鑫信息科技(上海)有限公司,樂鑫科技,樂鑫 工作職責(zé):
1、射頻電路的設(shè)計(jì)、仿真和驗(yàn)證;
2、指導(dǎo)版圖工程師設(shè)計(jì);
3、配合應(yīng)用和產(chǎn)品工程師、測試工程師使產(chǎn)品成功進(jìn)入量產(chǎn);
4、撰寫設(shè)計(jì)文檔。
職位要求:
1、微電子、電子工程、通信等專業(yè),碩士及以上學(xué)歷;
2、3 年及以上 pa 設(shè)計(jì)經(jīng)驗(yàn);
3、熟悉 pa 架構(gòu)、布局寄生提取、包裝設(shè)計(jì)、pss 和諧波平衡模擬;
4、熟悉 ic 設(shè)計(jì)流程;
5、熟悉版圖設(shè)計(jì);
6、有高頻電路分析的能力;
7、有系統(tǒng)建模經(jīng)驗(yàn)者優(yōu)先;
熟悉 em 仿真和無源器件的建模;
熟悉至少一種編程語言,比如 python,matlab 或 perl。
第11篇 模擬電路設(shè)計(jì)工程師崗位職責(zé)、要求以及未來可以發(fā)展的方向
模擬電路設(shè)計(jì)工程師負(fù)責(zé)電路結(jié)構(gòu)設(shè)計(jì)，設(shè)計(jì)文檔描述，模擬電路的設(shè)計(jì)、仿真；指導(dǎo)版圖的布局布線；協(xié)助產(chǎn)品測試、調(diào)試和應(yīng)用等。
模擬電路設(shè)計(jì)工程師崗位職責(zé)
1.設(shè)計(jì)有挑戰(zhàn)性的模擬電路，比如adc， dac，filter， dc2dc 和pll等等；
2.負(fù)責(zé)模擬和混合信號(hào)電路版圖設(shè)計(jì)，模擬電路模塊版圖設(shè)計(jì)；
3.芯片版圖設(shè)計(jì)和布局布線、芯片版圖驗(yàn)證；
4.完成設(shè)計(jì)文擋及項(xiàng)目歸檔工作；
5.指導(dǎo)版圖設(shè)計(jì)工程師實(shí)現(xiàn)模擬電路的 版圖設(shè)計(jì)；
6.電路版圖的后仿真。
模擬電路設(shè)計(jì)工程師崗位要求
1.具有扎實(shí)的模擬電路理論知識(shí)；
2.具備adc，dac，filter，dc2dc 或pll的知識(shí)和經(jīng)驗(yàn)；
3.具備實(shí)際模擬電路產(chǎn)品設(shè)計(jì)經(jīng)驗(yàn)；
4.熟練使用hspice、hsim等仿真工具；
5.有很強(qiáng)的獨(dú)立工作能力，協(xié)助研發(fā)團(tuán)隊(duì)進(jìn)行開發(fā)工作；
6.良好的英文閱讀寫作能力，團(tuán)隊(duì)合作能力和協(xié)調(diào)溝通能力。
模擬電路設(shè)計(jì)工程師發(fā)展方向
可向模擬電路應(yīng)用工程師或射頻工程師發(fā)展。
第12篇 硬件電路設(shè)計(jì)工程師崗位職責(zé)
硬件電路設(shè)計(jì)工程師 北元電器 北京北元電器有限公司，北元電器，北元崗位職責(zé):
1、根據(jù)產(chǎn)品設(shè)計(jì)報(bào)告，根據(jù)開發(fā)進(jìn)度與任務(wù)分配，開發(fā)相應(yīng)的硬件模塊;
2、根據(jù)設(shè)計(jì)技術(shù)說明書，設(shè)計(jì)詳細(xì)的原理圖和pcb圖，出具相應(yīng)材料清單;
3、測試或協(xié)助測試開發(fā)的硬件設(shè)備，并進(jìn)行調(diào)試，確保其按設(shè)計(jì)要求正常運(yùn)行;
4、編寫項(xiàng)目文檔、質(zhì)量記錄以及其他有關(guān)文檔，并協(xié)助完成相關(guān)產(chǎn)品認(rèn)證工作;
5、維護(hù)或協(xié)助管理所開發(fā)的硬件，并做好產(chǎn)品變更工作;
6、完成相關(guān)記錄及領(lǐng)導(dǎo)安排的其他工作。
任職資格:
1、電氣自動(dòng)化、電子信息工程、應(yīng)用電子相關(guān)專業(yè)本科及以上 學(xué)歷 或大專具有5年以上電子設(shè)計(jì)經(jīng)驗(yàn);
2、3~5年及以上消防電子設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先錄用;
3、專業(yè)基礎(chǔ)知識(shí)扎實(shí)，適應(yīng)偶爾性出差， 吃苦耐勞。
第13篇 信號(hào)電路設(shè)計(jì)工程師崗位職責(zé)
混合信號(hào)/模擬集成電路設(shè)計(jì)工程師 新港海岸(北京)科技有限公司 新港海岸(北京)科技有限公司,新港海岸,新港海岸 職責(zé)描述:
1 根據(jù)芯片系統(tǒng)方案,對分配的模塊進(jìn)行電路設(shè)計(jì)
2 規(guī)劃模塊floor plan,指導(dǎo)版圖工程師進(jìn)行版圖設(shè)計(jì)
3 參與芯片datasheet及application note等技術(shù)文檔的撰寫
4 參與流片、封裝、測試等工作
任職要求:
1 電子工程、微電子等相關(guān)專業(yè)碩士以上學(xué)歷
2 具有扎實(shí)的電路基礎(chǔ)與良好的電路分析能力
3 熟悉相關(guān)設(shè)計(jì)仿真軟件,熟悉verilog-a語言
4 具有良好溝通能力與團(tuán)隊(duì)合作精神
5 有高速電路設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先,有serdes,pll設(shè)計(jì)經(jīng)驗(yàn)尤佳
6 有成功tapeout芯片的經(jīng)驗(yàn)者優(yōu)先
第14篇 ic電路設(shè)計(jì)工程師崗位職責(zé)
模擬電路ic設(shè)計(jì)工程師 廣州眾諾電子技術(shù)有限公司 廣州眾諾電子技術(shù)有限公司,眾諾,眾諾 工作職責(zé):
1、負(fù)責(zé)模擬ic電路設(shè)計(jì)和分析;
2、負(fù)責(zé)芯片模擬電路部分反向分析和仿真;
3、負(fù)責(zé)芯片模擬部分規(guī)格制定和可行性分析,編寫電路設(shè)計(jì)文檔;
4、協(xié)助版圖設(shè)計(jì)工程師完成模擬ic版圖設(shè)計(jì);
5、協(xié)助測試工程師制定測試方案;
職位要求:
1、微電子或電子通信類相關(guān)專業(yè),三年以上ic正向設(shè)計(jì)或者反向分析經(jīng)驗(yàn)。
2、熟悉模擬ic設(shè)計(jì)流程,熟練掌握pll、opa、bandgap、ad/da等基本電路。
3、扎實(shí)的電路理論知識(shí),ic設(shè)計(jì)理論基礎(chǔ),非常好的邏輯思維能力。
4、熟練使用cadence等eda設(shè)計(jì)工具和流程。
5、熟悉板級(jí)工藝和版圖分析。
6、有多款成功的產(chǎn)品流片經(jīng)驗(yàn)優(yōu)先。
第15篇 數(shù)字集成電路設(shè)計(jì)工程師崗位職責(zé)
數(shù)字集成電路設(shè)計(jì)工程師 深圳捷謄技術(shù)有限公司 深圳捷謄技術(shù)有限公司,捷謄技術(shù),捷謄 職責(zé)描述:
1、負(fù)責(zé)算法到rtl的代碼實(shí)現(xiàn);
2、負(fù)責(zé)rtl代碼在fpga平臺(tái)的初步驗(yàn)證;
任職要求:
1、微電子與固體電子學(xué)專業(yè)、計(jì)算機(jī)相關(guān)專業(yè),本科以上學(xué)歷;
2、1年以上使用verilog語言進(jìn)行電路設(shè)計(jì)經(jīng)驗(yàn),掌握vcs, design compiler, prime time等eda工具;
3、熟悉asic設(shè)計(jì)開發(fā)流程,具有功能驗(yàn)證,時(shí)序分析的相關(guān)經(jīng)驗(yàn);
4、熟悉altera/_ilin_ fpga及其設(shè)計(jì)開發(fā)工具,能夠?qū)?shù)字代碼進(jìn)行fpga的驗(yàn)證;
5、加分項(xiàng):熟悉pcie接口協(xié)議,ecc算法。
第16篇 asic數(shù)字電路設(shè)計(jì)工程師崗位職責(zé)
asic design engineer 數(shù)字電路設(shè)計(jì)工程師 北京百瑞互聯(lián)技術(shù)有限公司 北京百瑞互聯(lián)技術(shù)有限公司,百瑞 job description
? independent block and soc rtl design and verification
? analog and digital ip integration
? rtl handoff quality check using eda tools
? prepare signoff quality full chip sdc file
? prepare signoff quality full chip upf file
? support asic implementation
? support fpga prototyping
? support dft integration
? support software and system production
? write design documents
qualifications
? 2+ years hands-on e_perience in asic rtl design. e_perience in bluetooth, mobile computing or iot is a plus
? familiar with popular asic solutions (including specification and architecture)
? familiar with asic design verification and implementation flow
? familiar with relevant qa tools (for e_ample spyglass)
? strong debugging and analytical skills, generate ideas, and provide innovative solutions to solve technical problems
? english documents reading
? good programming in perl/python, tcl and shell programming
? self-motivated, team work, and good communication skills
